支配计算领域44年之后，摩尔定律的下一步该往哪里走？ | 深度

按：本文由新智元基于 Economist 编译。原标题为《摩尔定律的黄昏，十大方向带来计算行业的黎明

》。

【导读】摩尔定律支配了计算领域 44 年的时间，今年终于宣告终结。在这之后计算领域会发生什么事？得益于半导体和芯片技术而高度繁荣的手机、PC 产业，会受到怎样的影响？我们从未来的四大类别、十大方向进行剖析，分别是：

1.从根本上改变芯片的设计；2.寻找硅材料的替代品；3.从现有晶体管寻找出路；4.计算框架的变革。

摩尔定律最早由英特尔联合创始人 Gordon Moore 提出，内容是：当价格不变时，集成电路上可容纳的元器件数量约每隔 18-24 个月就会增加一倍，性能也将提升一倍。后面 Moore 修正了模型，变为：单位面积芯片上的晶体管数量每两年能实现翻番。

谁也想不到，这个 1971 年提出的定律，竟能支配计算领域长达 44 年的时间。直到今天（3月24日），英特尔官方宣布，放弃过去十年坚持的 Tick-Tock 处理器发展模式，通过延长制造工艺的生命周期，将之前的处理器研发周期从“两步”变成“三步”：

制程工艺（PROCESS）

架构更新（ARCHITECTURE）

优化（OPTIMIZATION）

英特尔 CEO Brian Krzanich 表示，“我们的更新周期已经从 2 年延长到了 2 年半。”

这意味着对于英特尔而言，摩尔定律已经失效。

摩尔定律的失效，并不出乎人们的意料。微软研究院的副总裁 Peter Lee 曾经开玩笑说：“预测摩尔定律将会失效的人数，每 2 年都会翻上一番。”而在英特尔官方宣布放弃追求摩尔定律曲线的时候，这一天也就到来了。

摩尔定律对整个计算产业有着举足轻重的影响。我们最为关心的是，在摩尔定律之后，计算领域会发生什么改变？答案就在以下十大方向，包括：

1、从根本上改变芯片的设计：包括 3D 维度的芯片设计、周围栅极、量子隧穿效应等。

2、寻找硅材料的替代品：包括硅 - 锗（SiGe）、合金隧道、III-V 材料设计、石墨烯、自旋晶体管等。

3、从现有晶体管寻找出路：多核芯片、特制芯片、新品种芯片。

4、计算框架的变革：量子计算框架、光通信、量子阱晶体管、神经形态计算、近似计算。

摩尔定律的黄昏将带来机遇、混乱和大量的摧毁性创意。一个原本依赖于大量设备稳步升级的行业将被撕碎。那么计算的未来，究竟会怎样发展？

摩尔定律并不是一套“物理定律”，而是大公司定义的经济规则。在以英特尔为首的芯片公司定义了一套游戏规则，要在两年的时间里把晶体管数量增加一倍，同时成本减少一半。

过去这套经济规则并没有违反物理定律。研究人员发现，当晶体管在体积变小时，性能也会变得更好：

体积较小的晶体管在开启关闭时需要的能量更少、速度也更快。这意味着你可以使用更多更快的晶体管，而无需付出更多能量或产生更多废热，因此芯片可以在越做越大的同时、性能也越来越好。

能做到这一点的公司获得了成功，而做不到的则逐渐被历史淘汰。但当晶体管尺度变小到小型化的极限“原子尺寸”的时候，事情变得和人们期待的有所不同。

在这种原子尺寸下，现代晶体管的源极和漏极非常接近，大约是 20 纳米的量级。这会引起隧道泄露，剩余电流能够在装置关闭的时候通过，浪费了电量和产生不必要的热量。

从这个来源产生的热量会导致严重的问题。许多现代芯片都必须低于最高的速度运行，或者周期性的关闭部分开关以避免过热，这限制了它们的性能表现。

现在的芯片晶体管间距已经在 10 纳米左右的量级了。减小间距会带来非线性的成本增加，根据国际商务战略公司 CEO Handel Jones 的估计，当业界能够生产晶体管间距 5 纳米的芯片时（根据过去的增长率来看可能出现在2020年代早期），晶圆厂的成本可能飙升到超过 160 亿美元，这是英特尔目前年营收的三分之一。

2015 年英特尔的年营收是 554 亿美元，只比 2011 年增长了2%。这种营收的缓慢增长与成本的大幅上涨，带来了显而易见的结论：从经济的角度来看，摩尔定律已经过时了。

很显然，传统的芯片设计方案已经到达了瓶颈。要找到下一代芯片，会需要两个广泛的变化。

1、晶体管的设计必须从根本改变；

2、行业必须找到硅的替代品，因为它的电学属性已经被推到了极限。

1、根本改变芯片设计

（1）第三个维度

针对这个问题，一个解决方案是重新设计隧道和栅极。按照惯例，晶体管一直是平面的，但自从 2012 年之后，英特尔给产品增加了第三个维度。要启用它来生产出只有 22 纳米距离的芯片，它切换到了被称为“finFETch”的晶体管。这个产品让一个通道在芯片表面竖起来，栅极围绕着该通道三个裸露的方向（第二张图），这使得它能够更好的处理发生在隧道内部的任务。这些新的晶体管做起来比较棘手，但相比过去相同尺寸的版本，要快 37%，而且仅仅消耗一半的电量。

（2）Gate-All-Around

下一个逻辑步骤，Argonne 国家实验室的 Snir 先生说，是周围栅极（Gate-All-Around）的晶体管，它的通道被四面的栅极环绕。这能提供最大的控制，但它给制造过程增加了额外的步骤，因为栅极必须在多个部分分别构建。大的芯片制造公司，例如三星曾经表示，它可能会使用周围栅极的晶体管来制造 5 纳米分离的芯片，三星以及其他的制造商，希望能做 2020 年代前期达到这个阶段。

（3）量子隧穿效应

除此之外需要更多外部的解决方案。一种想法是利用量子隧穿效应，这对于传统的晶体管来说是很大的烦恼，而当晶体管缩小的时候，事情也总会变得糟糕。这是有可能的，通过施加电场，以控制隧道效应发生的速率。低泄漏率对应状态 0，高泄漏率对应 1。第一个实验隧道晶体管由 IBM 的团队在 2004 年展示。从那之后，研究人员一直致力于商业化。

2015 年，美国加州大学一个由 Kaustav Banerjee 领导的研究小组，在 Nature 上发表了一篇文章，他们已经建立了一个隧道晶体管，工作电压只有 0.1，要远远小于比目前正在使用的 0.7V，这意味着更少的热量。但是在隧道晶体管变得可用之前，还有更多的工作需要完成。ARM 的微芯片设计师 Greg Yeric 说道：“目前它们在打开和关闭开关的速度还不够快，不足以让它们在快速的芯片中使用。Jim Greer 和他在爱尔兰 Tyndall 研究院的同事提出了另一个思路，它们的设备被称为无连接纳米线晶体管（JNT），旨在帮助解决小尺度制作的问题：让掺杂做的足够好。“这些天你正在谈论半导体掺小量的硅杂质，然后会很快来到这个点，即便是一个或两个杂质原子的错误位置，都会激烈的影响晶体管的表现。”Greer 博士说道。

相反，他和他的同事提出建立自己的 JNTs，距离一种一致掺杂的硅，只有 3 纳米的跨越。通常来说，这会导致一条电线，而不是一个开关：一个有着均匀导电能力的设备，而且不会被关闭。但是在这种微小的尺度下，栅极的电子影响能够刚好穿透电线，所以单独的栅极能够防止，在晶体管关闭的时候进行电流流动。

传统晶体管的工作原理是，在原本彼此隔离的源极和漏极之间搭建电桥。Greer 博士的设备以其他的方式工作：更像一个软管，栅极充当着避免电流流动。“这是真正的纳米技术，”他说：“我们的设备只能在这个尺度上工作，而最大的好处是，你不需要担心制造这些繁琐的结点。”

2、寻找硅的替代品

芯片制造商也在用超越硅的材料进行试验。去年，一个包括了三星、Gobal Foundries、IBM 和纽约州立大学的研究联盟，公布了一个 7 纳米的微芯片，这个技术被在 2018 年以前，并不被期待来到消费者的手中。它使用了和上一代发布的 FinFET 相同的设计，做了轻微的修改，但尽管大多数的设备都是从通常的硅制作完成的，其晶体管大约一半都是由硅 - 锗（SiGe）合金制成的隧道。

（4）硅 - 锗（SiGe）合金

（编辑：PHP编程网 - 襄阳站长网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!